Des scientifiques de l’Universit polytechnique du Nord-Ouest (NPU) en Chine ont dcouvert une faille de scurit majeure dans l’architecture de puce libre RISC-V, utilise pour contourner les sanctions amricaines sur les semi-conducteurs. Cette vulnrabilit permettrait des cybercriinels de contourner les protections de scurit des processeurs et des systmes d’exploitation modernes sans droits d’administration, menaant ainsi la confidentialit des donnes sensibles. L’alerte a t donne pour la premire fois par le CNCERT en avril, et des dtails supplmentaires ont t fournis par la NPU en mai.
La faille permet aux cybercriminels de contourner les mesures de scurit des processeurs modernes et des systmes d’exploitation sans ncessiter de droits administratifs, ce qui peut entraner le vol de donnes sensibles et des violations de la confidentialit.
RISC-V est une architecture de jeu d’instructions (ISA) ouverte et libre, fonde sur le concept de l’ensemble d’instructions rduit (RISC) et disponible en versions 32, 64 et 128 bits. Ses spcifications, accessibles tous sans restriction, sont utilises par les secteurs de l’ducation, de la recherche et de l’industrie. Ratifies par la communaut mondiale des dveloppeurs, ces spcifications ont suscit un intrt croissant pour la construction d’appareils mobiles grce aux processeurs 64 bits de classe applicative bass sur RISC-V.
Une architecture de jeu d’instructions (ISA) constitue une partie fondamentale du modle abstrait d’un ordinateur, dfinissant comment l’unit centrale est contrle par le logiciel. En tant qu’interface entre le matriel et le logiciel, l’ISA spcifie ce que le processeur peut faire et comment il le fait. Elle est le seul moyen pour un utilisateur d’interagir avec le matriel, jouant le rle de manuel pour les programmeurs en langage d’assemblage, les rdacteurs de compilateurs et les programmeurs d’application.
L’ISA dfinit les types de donnes pris en charge, les registres, la gestion de la mmoire principale par le matriel, les caractristiques cls telles que la mmoire virtuelle, les instructions qu’un microprocesseur peut excuter, et le modle d’entre/sortie de diverses implmentations ISA. Elle peut tre tendue en ajoutant des instructions ou d’autres capacits, ou en prenant en charge des adresses et des valeurs de donnes plus grandes.
RISC-V est intgr dans divers systmes sur puce (SoC) pour les objets connects, prenant en charge une gamme de systmes temps rel ou embarqus comme Arduino, FreeRTOS, HarmonyOS, LiteOS, NuttX, RT-Thread, RustOS, et Zephyr. Il est galement utilis dans des ordinateurs lgers sous forme de cartes mres uniques (SBC), souvent associs des distributions Linux telles que Arch Linux, Debian, Fedora, Gentoo, Ubuntu, ainsi qu’ des drivs d’OpenWrt. Des systmes comme Haiku, FreeBSD, NetBSD et OpenBSD sont galement compatibles avec cette architecture. De plus, Xv6, une version d’UNIX conue des fins pdagogiques pour les tudiants en dveloppement systme, fonctionne aussi sur cette plateforme.
RISC-V est galement utilis dans divers projets de supercalculateurs domestiques. Un projet europen lanc en 2019 l’emploie pour ses acclrateurs intgrs dans des SoC faible consommation nergtique, fonctionnant sous GNU/Linux. Des initiatives similaires sont en cours en Inde, au Pakistan et en Chine, notamment celui men par l’Acadmie chinoise des sciences et diverses universits.
En 2019, la Fondation RISC-V, une organisation but non lucratif qui pilote ladoption et la mise en uvre de larchitecture de jeu dinstructions RISC-V libre et ouverte, a annonc la ratification de lISA de base RISC-V et des spcifications privilgies de larchitecture. Krste Asanovi, prsident du conseil dadministration de la Fondation RISC-V, a dclar que RISC-V a t conue avec une ISA de base simple et des extensions standard modulaires fixes pour viter la fragmentation tout en prenant en charge la personnalisation. Lcosystme RISC-V a dj dmontr un haut degr dinteroprabilit entre les diffrentes implmentations, et les dveloppeurs peuvent dsormais tre assurs que leur logiciel crit pour RISC-V fonctionnera indfiniment sur tous les curs RISC-V similaires.
Andrew Waterman, prsident du groupe de travail RISC-V sur larchitecture privilgie, a soulign que larchitecture privilgie RISC-V sert de contrat entre le matriel et les logiciels RISC-V tels que Linux et FreeBSD. La ratification de ces normes est cruciale pour permettre aux dveloppeurs de systmes dexploitation et aux fournisseurs de matriel de saligner sur ces spcifications avec la certitude que leur travail sera compatible.
L’architecture flexible face aux dfis de la scurit et de la gopolitique
RISC-V est dfini pour les implmentations 32, 64 et 128 bits, avec des codes pour les plus petites largeurs de bits excutables sur les implmentations plus grandes. Les logiciels cods selon cette spcification continueront de fonctionner sur les puces RISC-V perptuit, mme si larchitecture volue avec de nouvelles extensions. Larchitecture de base RISC-V dsigne linterface entre le logiciel dapplication et le matriel. Cependant, pour dployer un jeu d’instructions de microprocesseur sur le march, il y a des obstacles majeurs surmonter, notamment la ncessit de pratiques de dveloppement stables et la promesse d’une longue dure de vie des processeurs sur le march.
RISC-V est perue par la Chine comme un moyen d’atteindre l’indpendance technologique dans le domaine des semi-conducteurs. Toutefois, la dcouverte rcente d’une faille pourrait freiner ces ambitions. En raction, les lgislateurs amricains envisagent des sanctions pour limiter l’accs de la Chine cette technologie, craignant un transfert rapide de technologie. Une demande a t faite la Maison Blanche et au secrtaire au commerce pour imposer des restrictions aux Amricains travaillant avec RISC-V afin d’empcher la Chine de dominer la technologie des units centrales de traitement.
Andrew bunnie Huang, un hacker, fabricant et auteur amricain, a crit une lettre au Prsident Joe Biden pour lui demander de ne pas restreindre le partage de la technologie RISC-V. Selon Huang, les restrictions proposes par les tats-Unis sur RISC-V contre la Chine ne feraient que rduire la participation amricaine une technologie mergente importante, tout en renforant la position d’ARM comme acteur historique. Il suggre qu’il est possible de travailler ensemble pour multiplier les succs des fabricants de puces amricains, tout en respectant la valeur amricaine de la libert d’expression.
Cette faille pourrait avoir un impact significatif sur l’industrie des puces en Chine, qui utilise RISC-V dans diverses applications, allant des contrles industriels l’intelligence artificielle. Les efforts pour dtecter et rsoudre ces vulnrabilits s’inscrivent dans le cadre d’un programme national chinois de R&D sur la scurit matrielle, lanc en 2021.
Une dcouverte qui pourrait freiner les ambitions chinoises
La dcouverte d’une faille de scurit majeure dans l’architecture de puce libre RISC-V par des scientifiques de l’Universit polytechnique du Nord-Ouest (NPU) en Chine soulve plusieurs questions cruciales et met en lumire des enjeux complexes la fois techniques et gopolitiques. Cette vulnrabilit permettrait des cybercriminels de contourner les protections de scurit des processeurs et des systmes d’exploitation modernes sans droits d’administration, compromettant ainsi la confidentialit des donnes sensibles.
Une premire interrogation essentielle est de savoir si cette faille est inhrente l’ISA (Instruction Set Architecture) de RISC-V ou si elle dcoule d’une implmentation spcifique, comme celle du processeur SonicBOOM. Si le problme rside dans l’ISA elle-mme, cela pourrait avoir des consquences graves, ncessitant potentiellement une refonte complte et affectant le matriel dj dploy. En revanche, si la faille est lie une implmentation particulire, cela pourrait indiquer des erreurs spcifiques aux concepteurs de cette version, ce qui serait moins dommageable pour l’ensemble de l’cosystme RISC-V. Il est encourageant que la communaut des dveloppeurs de RISC-V soit informe de ces vulnrabilits, car cela permettrait d’amliorer la scurit des futures implmentations.
D’un point de vue gopolitique, cette dcouverte intervient dans un contexte o la Chine cherche s’manciper des restrictions imposes par les tats-Unis sur les semi-conducteurs. RISC-V, tant une architecture code source ouvert, est perue comme une voie stratgique pour atteindre cette indpendance technologique. Cependant, la mise en lumire de cette faille pourrait freiner ces ambitions, d’autant plus que les lgislateurs amricains envisagent de nouvelles sanctions pour restreindre l’accs de la Chine cette technologie. Ces sanctions viseraient empcher un transfert rapide de technologie, craignant que la Chine ne prenne une position dominante dans le domaine des units centrales de traitement.
Bien que la dcouverte de cette faille de scurit dans RISC-V soit proccupante, elle doit tre analyse avec prcision pour dterminer si elle affecte l’ISA ou une implmentation spcifique. La raction des lgislateurs amricains montre l’importance gopolitique de cette architecture dans le cadre de la comptition technologique entre les tats-Unis et la Chine. Il est crucial pour la communaut RISC-V de collaborer pour rsoudre ces vulnrabilits, garantissant ainsi la robustesse et la fiabilit de cette technologie prometteuse, tout en naviguant prudemment dans le paysage politique complexe.
Source : SCMP
Et vous ?
Quel est votre avis sur le sujet ?
Quelles sont les implications techniques de la dcouverte de cette faille de scurit dans l’architecture RISC-V, et quelles pourraient tre les consquences pour les processeurs et les systmes d’exploitation modernes ?
Quelle est la pertinence gopolitique de cette dcouverte, tant donn que la Chine cherche s’manciper des restrictions amricaines sur les semi-conducteurs en utilisant RISC-V ?
Voir aussi :