Le passage à l’architecture Zen 4 a permis à AMD de proposer de nouveaux processeurs pour serveurs Epyc plus efficients. Outre l’architecture, les puces Epyc Genoa et Bergamo profitent d’un nouveau socket SP5.
Ce socket sera de nouveau utilisé pour les processeurs Epyc en Zen 5 Turin en principe attendus en 2024. au-delà, la sixième génération de processeurs Epyc sera représentée par la famille Epyc Venice qui disposera de coeurs Zen 6 aux caractéristiques encore inconnues, pour un lancement sur 2025 ou 2026.
Un socket SP7 en approche
Les détails sont encore peu nombreux mais le leaker YuuKi_AnS indique que ces futurs processeurs basculeront sur un socket SP7 plus riche en canaux mémoire (jusqu’à 16) de manière à pouvoir gérer la bande passante de centaines de coeurs CPU.
Cette évolution suggère que les processeurs Epyc Venice pourront offrir bien plus de coeurs que les 96 à 128 coeurs Zen 4 et Zen 5 possibles avec le socket SP5 actuel. La rumeur indique ainsi que l’on pourrait rencontrer des processeurs de 200 coeurs avec Venice.
200 coeurs et plus de 1000W ?
Cela devrait s’accompagner d’une montée de la puissance utilisable sur ces plates-formes à plus de 1000W, contre 700W pour le pic de puissance avec le socket SP5. Il faudra également un plus grand nombre de broches que les 6096 de SP5 pour gérer l’ensemble des canaux mémoire et la consommation d’énergie supplémentaire.
Enfin, la mémoire DDR5 devrait être largement à l’honneur sur les processeurs Epyc de 6ème génération et l’on évoque des variantes avec mémoire rapide HBM (High-Bandwith Memory) pour des processeurs utilisant toujours plus les structures en chiplets.